

Soluzione della prova Scritta di Circuiti e Sistemi Elettronici
(DIGITALE)
27 Gennaio 2021

1. La funzione logica implementata dal gate é

$$F = (\bar{A}\bar{B} + AB)C + (\bar{A}B + A\bar{B})\bar{C} = \overline{\bar{A}(\bar{B}\bar{C} + BC) + A(\bar{B}\bar{C} + BC)} = A \otimes B \otimes C$$

un gate XOR a tre ingressi.

Per il calcolo del *logical effort* si nota come il percorso di caso peggiore per la rete di *pull-up* sia costituito da 3 p-MOS in serie e per la rete di *pull-down* da 3 n-MOS in serie. Assumendo la resistenza equivalente di caso peggiore del gate logico uguale a quella dell'invertitore di riferimento possiamo scrivere che $R_{XOR} = R_{inv} \rightarrow S_{n,XOR}/3 = S_{n,inv}$. Uguagliando invece i tempi di salita e di discesa di caso peggiore si deriva che $S_{p,XOR} = (\beta'_n/\beta'_p) S_{n,XOR} = \varepsilon S_{n,XOR} = 2S_{n,XOR}$

Per il calcolo del *logical effort* notiamo come l'ingresso A (e lo stesso vale per A negato) sia connesso a 2 p-MOS ed 1 n-MOS dunque:

$$g_{XOR,A} = \frac{S_{n,XOR}(1 + 2\varepsilon)C_{M1}}{[S_{n,inv}(1 + \varepsilon)C_{M1}]} = 5.$$

L'ingresso B (e lo stesso vale per B negato) é connesso a 2 p-MOS e 2 n-MOS dunque:

$$g_{XOR,B} = \frac{S_{n,XOR}(2 + 2\varepsilon)C_{M1}}{[S_{n,inv}(1 + \varepsilon)C_{M1}]} = 6.$$

L'ingresso C (e lo stesso vale per C negato) é connesso a 1 p-MOS e 2 n-MOS dunque:

$$g_{XOR,C} = \frac{S_{n,XOR}(2 + \varepsilon)C_{M1}}{[S_{n,inv}(1 + \varepsilon)C_{M1}]} = 4.$$

Per quanto riguarda il parasitic effort sono presenti 2 p-MOS e 2 n-MOS sul nodo di uscita e dunque

$$p_{XOR} = \frac{2S_{n,XOR} + 2S_{p,XOR}}{[S_{n,inv}(1 + \varepsilon)]}p_{inv} = 6p_{inv} = 7.2$$

2. Si calcolano la capacità, induttanza e resistenza per unità di lunghezza notando che l'interconnessione é a sezione circolare (e non quadrata)

$$c = \frac{2\pi\epsilon_{SiO_2}}{\ln\left(\frac{4t_d+D}{D}\right)} = 0.074 \frac{fF}{\mu m}, \quad l = \frac{\epsilon_{r,SiO_2}}{cv_0^2} = 0.579 \frac{pH}{\mu m},$$

$$r = \frac{\rho_{Al}}{\pi (D/2)^2} = 7 \times 10^{-4} \frac{\Omega}{\mu m}$$

si calcola infine l'impedenza caratteristica della linea Z_0 . A questo proposito, per semplicità, si considera il comportamento ad alte frequenze ($\omega \gg r/l$) di modo che Z_0 non dipenda dalla pulsazione ω e vale $Z_0 = \sqrt{l/c} = 88\Omega$. La linea in esame si può considerare a basse perdite, infatti si può verificare che $L < Z_0/(2r) = 62.7\text{mm}$.

Infine il tempo di volo vale $t_{fl} = L\sqrt{l/c} = 0.33ns$

3. La resistenza equivalente del gate XOR che pilota l'interconnessione per la transizione di salita (o di discesa) può essere calcolata come

$$R_{driver} = \frac{R_{XOR}}{2.3} = \frac{2F\left(\frac{V_T}{V_{DD}}\right)}{2.3 \frac{S_{p,XOR}}{3} \beta_p' V_{DD}} = 19.16k\Omega$$

dove si é utilizzata la relazione $S_{p,XOR} = \epsilon S_{n,XOR} = 4$ calcolata al punto 1.

Il coefficiente di riflessione alla sorgente vale $\rho_S = \frac{R_{driver}-Z_0}{R_{driver}+Z_0} = 0.99$. Il coefficiente di riflessione al carico sapendo che la capacità del carico é di molto inferiore rispetto a quello della linea risulta $\rho_L \approx 1$.

Il pilotaggio risulta altamente inefficiente vista la resistenza di uscita del gate XOR molto più grande rispetto all'impedenza caratteristica della linea. Essendo il coefficiente di riflessione della linea al carico pari a 1, al fine di avere il *settling time* pari ad un solo tempo di volo sarà necessario aggiungere un driver (un invertitore) tale per cui $R_{driver} = Z_0$. Successivamente si utilizzerà la metodologia del *logical effort* per, eventualmente, aggiungere degli invertitori tra il gate XOR e il driver che pilota la linea per minimizzare il ritardo tra ingresso del gate XOR e ingresso del driver connesso all'interconnessione.